pcie_layerscape.h 4.2 KB

123456789101112131415161718192021222324252627282930313233343536373839404142434445464748495051525354555657585960616263646566676869707172737475767778798081828384858687888990919293949596979899100101102103104105106107108109110111112113114115116117118119120121122123124125126127128129130131132133134135136137138139140141142143144145146147148149150151152153
  1. /*
  2. * Copyright 2017 NXP
  3. * Copyright 2014-2015 Freescale Semiconductor, Inc.
  4. * Layerscape PCIe driver
  5. *
  6. * SPDX-License-Identifier: GPL-2.0+
  7. */
  8. #ifndef _PCIE_LAYERSCAPE_H_
  9. #define _PCIE_LAYERSCAPE_H_
  10. #include <pci.h>
  11. #include <dm.h>
  12. #ifndef CONFIG_SYS_PCI_MEMORY_BUS
  13. #define CONFIG_SYS_PCI_MEMORY_BUS CONFIG_SYS_SDRAM_BASE
  14. #endif
  15. #ifndef CONFIG_SYS_PCI_MEMORY_PHYS
  16. #define CONFIG_SYS_PCI_MEMORY_PHYS CONFIG_SYS_SDRAM_BASE
  17. #endif
  18. #ifndef CONFIG_SYS_PCI_MEMORY_SIZE
  19. #define CONFIG_SYS_PCI_MEMORY_SIZE (2 * 1024 * 1024 * 1024UL) /* 2G */
  20. #endif
  21. #ifndef CONFIG_SYS_PCI_EP_MEMORY_BASE
  22. #define CONFIG_SYS_PCI_EP_MEMORY_BASE CONFIG_SYS_LOAD_ADDR
  23. #endif
  24. #define PCIE_PHYS_SIZE 0x200000000
  25. #define LS2088A_PCIE_PHYS_SIZE 0x800000000
  26. #define LS2088A_PCIE1_PHYS_ADDR 0x2000000000
  27. /* iATU registers */
  28. #define PCIE_ATU_VIEWPORT 0x900
  29. #define PCIE_ATU_REGION_INBOUND (0x1 << 31)
  30. #define PCIE_ATU_REGION_OUTBOUND (0x0 << 31)
  31. #define PCIE_ATU_REGION_INDEX0 (0x0 << 0)
  32. #define PCIE_ATU_REGION_INDEX1 (0x1 << 0)
  33. #define PCIE_ATU_REGION_INDEX2 (0x2 << 0)
  34. #define PCIE_ATU_REGION_INDEX3 (0x3 << 0)
  35. #define PCIE_ATU_REGION_NUM 6
  36. #define PCIE_ATU_CR1 0x904
  37. #define PCIE_ATU_TYPE_MEM (0x0 << 0)
  38. #define PCIE_ATU_TYPE_IO (0x2 << 0)
  39. #define PCIE_ATU_TYPE_CFG0 (0x4 << 0)
  40. #define PCIE_ATU_TYPE_CFG1 (0x5 << 0)
  41. #define PCIE_ATU_CR2 0x908
  42. #define PCIE_ATU_ENABLE (0x1 << 31)
  43. #define PCIE_ATU_BAR_MODE_ENABLE (0x1 << 30)
  44. #define PCIE_ATU_BAR_NUM(bar) ((bar) << 8)
  45. #define PCIE_ATU_LOWER_BASE 0x90C
  46. #define PCIE_ATU_UPPER_BASE 0x910
  47. #define PCIE_ATU_LIMIT 0x914
  48. #define PCIE_ATU_LOWER_TARGET 0x918
  49. #define PCIE_ATU_BUS(x) (((x) & 0xff) << 24)
  50. #define PCIE_ATU_DEV(x) (((x) & 0x1f) << 19)
  51. #define PCIE_ATU_FUNC(x) (((x) & 0x7) << 16)
  52. #define PCIE_ATU_UPPER_TARGET 0x91C
  53. /* DBI registers */
  54. #define PCIE_SRIOV 0x178
  55. #define PCIE_STRFMR1 0x71c /* Symbol Timer & Filter Mask Register1 */
  56. #define PCIE_DBI_RO_WR_EN 0x8bc
  57. #define PCIE_LINK_CAP 0x7c
  58. #define PCIE_LINK_SPEED_MASK 0xf
  59. #define PCIE_LINK_WIDTH_MASK 0x3f0
  60. #define PCIE_LINK_STA 0x82
  61. #define LTSSM_STATE_MASK 0x3f
  62. #define LTSSM_PCIE_L0 0x11 /* L0 state */
  63. #define PCIE_DBI_SIZE 0x100000 /* 1M */
  64. #define PCIE_LCTRL0_CFG2_ENABLE (1 << 31)
  65. #define PCIE_LCTRL0_VF(vf) ((vf) << 22)
  66. #define PCIE_LCTRL0_PF(pf) ((pf) << 16)
  67. #define PCIE_LCTRL0_VF_ACTIVE (1 << 21)
  68. #define PCIE_LCTRL0_VAL(pf, vf) (PCIE_LCTRL0_PF(pf) | \
  69. PCIE_LCTRL0_VF(vf) | \
  70. ((vf) == 0 ? 0 : PCIE_LCTRL0_VF_ACTIVE) | \
  71. PCIE_LCTRL0_CFG2_ENABLE)
  72. #define PCIE_NO_SRIOV_BAR_BASE 0x1000
  73. #define PCIE_PF_NUM 2
  74. #define PCIE_VF_NUM 64
  75. #define PCIE_BAR0_SIZE (4 * 1024) /* 4K */
  76. #define PCIE_BAR1_SIZE (8 * 1024) /* 8K for MSIX */
  77. #define PCIE_BAR2_SIZE (4 * 1024) /* 4K */
  78. #define PCIE_BAR4_SIZE (1 * 1024 * 1024) /* 1M */
  79. /* LUT registers */
  80. #define PCIE_LUT_UDR(n) (0x800 + (n) * 8)
  81. #define PCIE_LUT_LDR(n) (0x804 + (n) * 8)
  82. #define PCIE_LUT_ENABLE (1 << 31)
  83. #define PCIE_LUT_ENTRY_COUNT 32
  84. /* PF Controll registers */
  85. #define PCIE_PF_CONFIG 0x14
  86. #define PCIE_PF_VF_CTRL 0x7F8
  87. #define PCIE_PF_DBG 0x7FC
  88. #define PCIE_CONFIG_READY (1 << 0)
  89. #define PCIE_SRDS_PRTCL(idx) (PCIE1 + (idx))
  90. #define PCIE_SYS_BASE_ADDR 0x3400000
  91. #define PCIE_CCSR_SIZE 0x0100000
  92. /* CS2 */
  93. #define PCIE_CS2_OFFSET 0x1000 /* For PCIe without SR-IOV */
  94. #define SVR_LS102XA 0
  95. #define SVR_VAR_PER_SHIFT 8
  96. #define SVR_LS102XA_MASK 0x700
  97. #define SVR_LS2088A 0x870900
  98. #define SVR_LS2084A 0x870910
  99. #define SVR_LS2048A 0x870920
  100. #define SVR_LS2044A 0x870930
  101. #define SVR_LS2081A 0x870918
  102. #define SVR_LS2041A 0x870914
  103. /* LS1021a PCIE space */
  104. #define LS1021_PCIE_SPACE_OFFSET 0x4000000000ULL
  105. #define LS1021_PCIE_SPACE_SIZE 0x0800000000ULL
  106. /* LS1021a PEX1/2 Misc Ports Status Register */
  107. #define LS1021_PEXMSCPORTSR(pex_idx) (0x94 + (pex_idx) * 4)
  108. #define LS1021_LTSSM_STATE_SHIFT 20
  109. struct ls_pcie {
  110. int idx;
  111. struct list_head list;
  112. struct udevice *bus;
  113. struct fdt_resource dbi_res;
  114. struct fdt_resource lut_res;
  115. struct fdt_resource ctrl_res;
  116. struct fdt_resource cfg_res;
  117. void __iomem *dbi;
  118. void __iomem *lut;
  119. void __iomem *ctrl;
  120. void __iomem *cfg0;
  121. void __iomem *cfg1;
  122. bool big_endian;
  123. bool enabled;
  124. int next_lut_index;
  125. struct pci_controller hose;
  126. };
  127. extern struct list_head ls_pcie_list;
  128. #endif /* _PCIE_LAYERSCAPE_H_ */