cpu_sh7269.h 558 B

1234567891011121314151617181920212223242526
  1. #ifndef _ASM_CPU_SH7269_H_
  2. #define _ASM_CPU_SH7269_H_
  3. /* Cache */
  4. #define CCR1 0xFFFC1000
  5. #define CCR CCR1
  6. /* SCIF */
  7. #define SCSMR_0 0xE8007000
  8. #define SCIF0_BASE SCSMR_0
  9. #define SCSMR_1 0xE8007800
  10. #define SCIF1_BASE SCSMR_1
  11. #define SCSMR_2 0xE8008000
  12. #define SCIF2_BASE SCSMR_2
  13. #define SCSMR_3 0xE8008800
  14. #define SCIF3_BASE SCSMR_3
  15. #define SCSMR_7 0xE800A800
  16. #define SCIF7_BASE SCSMR_7
  17. /* Timer(CMT) */
  18. #define CMSTR 0xFFFEC000
  19. #define CMCSR_0 0xFFFEC002
  20. #define CMCNT_0 0xFFFEC004
  21. #define CMCOR_0 0xFFFEC006
  22. #endif /* _ASM_CPU_SH7269_H_ */