|
@@ -6,7 +6,9 @@
|
|
|
|
|
|
#include <common.h>
|
|
|
#include <asm/io.h>
|
|
|
+#include <asm/mach-imx/sys_proto.h>
|
|
|
#include <command.h>
|
|
|
+#include <imx_sip.h>
|
|
|
#include <linux/compiler.h>
|
|
|
|
|
|
int arch_auxiliary_core_up(u32 core_id, ulong boot_private_data)
|
|
@@ -24,14 +26,21 @@ int arch_auxiliary_core_up(u32 core_id, ulong boot_private_data)
|
|
|
writel(pc, M4_BOOTROM_BASE_ADDR + 4);
|
|
|
|
|
|
/* Enable M4 */
|
|
|
+#ifdef CONFIG_MX8M
|
|
|
+ call_imx_sip(IMX_SIP_SRC, IMX_SIP_SRC_M4_START, 0, 0);
|
|
|
+#else
|
|
|
clrsetbits_le32(SRC_BASE_ADDR + SRC_M4_REG_OFFSET,
|
|
|
SRC_M4C_NON_SCLR_RST_MASK, SRC_M4_ENABLE_MASK);
|
|
|
+#endif
|
|
|
|
|
|
return 0;
|
|
|
}
|
|
|
|
|
|
int arch_auxiliary_core_check_up(u32 core_id)
|
|
|
{
|
|
|
+#ifdef CONFIG_MX8M
|
|
|
+ return call_imx_sip(IMX_SIP_SRC, IMX_SIP_SRC_M4_STARTED, 0, 0);
|
|
|
+#else
|
|
|
unsigned int val;
|
|
|
|
|
|
val = readl(SRC_BASE_ADDR + SRC_M4_REG_OFFSET);
|
|
@@ -40,6 +49,7 @@ int arch_auxiliary_core_check_up(u32 core_id)
|
|
|
return 0; /* assert in reset */
|
|
|
|
|
|
return 1;
|
|
|
+#endif
|
|
|
}
|
|
|
|
|
|
/*
|