|
@@ -191,7 +191,8 @@ static iomux_v3_cfg_t const gw52xx_gpio_pads[] = {
|
|
IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
|
|
IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
|
|
/* IOEXP_IRQ# */
|
|
/* IOEXP_IRQ# */
|
|
IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
|
|
IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
|
|
-
|
|
|
|
|
|
+ /* CAN_STBY */
|
|
|
|
+ IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
|
|
/* MX6_LOCLED# */
|
|
/* MX6_LOCLED# */
|
|
IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
|
|
IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
|
|
/* GPS_SHDN */
|
|
/* GPS_SHDN */
|
|
@@ -204,11 +205,17 @@ static iomux_v3_cfg_t const gw52xx_gpio_pads[] = {
|
|
IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
|
|
IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
|
|
/* PCI_RST# (GW522x) */
|
|
/* PCI_RST# (GW522x) */
|
|
IOMUX_PADS(PAD_EIM_D23__GPIO3_IO23 | DIO_PAD_CFG),
|
|
IOMUX_PADS(PAD_EIM_D23__GPIO3_IO23 | DIO_PAD_CFG),
|
|
|
|
+ /* RS485_EN */
|
|
|
|
+ IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG),
|
|
/* PCIESKT_WDIS# */
|
|
/* PCIESKT_WDIS# */
|
|
IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
|
|
IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
|
|
};
|
|
};
|
|
|
|
|
|
static iomux_v3_cfg_t const gw53xx_gpio_pads[] = {
|
|
static iomux_v3_cfg_t const gw53xx_gpio_pads[] = {
|
|
|
|
+ /* CAN_STBY */
|
|
|
|
+ IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
|
|
|
|
+ /* USB_HUBRST# */
|
|
|
|
+ IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
|
|
/* PANLEDG# */
|
|
/* PANLEDG# */
|
|
IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
|
|
IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
|
|
/* PANLEDR# */
|
|
/* PANLEDR# */
|
|
@@ -227,36 +234,46 @@ static iomux_v3_cfg_t const gw53xx_gpio_pads[] = {
|
|
IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
|
|
IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
|
|
/* PCI_RST# */
|
|
/* PCI_RST# */
|
|
IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
|
|
IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
|
|
|
|
+ /* RS485_EN */
|
|
|
|
+ IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG),
|
|
/* PCIESKT_WDIS# */
|
|
/* PCIESKT_WDIS# */
|
|
IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
|
|
IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
|
|
};
|
|
};
|
|
|
|
|
|
static iomux_v3_cfg_t const gw54xx_gpio_pads[] = {
|
|
static iomux_v3_cfg_t const gw54xx_gpio_pads[] = {
|
|
|
|
+ /* CAN_STBY */
|
|
|
|
+ IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
|
|
/* PANLEDG# */
|
|
/* PANLEDG# */
|
|
IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
|
|
IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
|
|
/* PANLEDR# */
|
|
/* PANLEDR# */
|
|
- IOMUX_PADS(PAD_KEY_COL2__GPIO4_IO10 | DIO_PAD_CFG),
|
|
|
|
|
|
+ IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
|
|
/* MX6_LOCLED# */
|
|
/* MX6_LOCLED# */
|
|
IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
|
|
IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
|
|
|
|
+ /* USB_HUBRST# */
|
|
|
|
+ IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16 | DIO_PAD_CFG),
|
|
/* MIPI_DIO */
|
|
/* MIPI_DIO */
|
|
IOMUX_PADS(PAD_SD1_DAT3__GPIO1_IO21 | DIO_PAD_CFG),
|
|
IOMUX_PADS(PAD_SD1_DAT3__GPIO1_IO21 | DIO_PAD_CFG),
|
|
/* RS485_EN */
|
|
/* RS485_EN */
|
|
IOMUX_PADS(PAD_EIM_D24__GPIO3_IO24 | DIO_PAD_CFG),
|
|
IOMUX_PADS(PAD_EIM_D24__GPIO3_IO24 | DIO_PAD_CFG),
|
|
/* IOEXP_PWREN# */
|
|
/* IOEXP_PWREN# */
|
|
- IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
|
|
|
|
|
|
+ IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
|
|
/* IOEXP_IRQ# */
|
|
/* IOEXP_IRQ# */
|
|
- IOMUX_PADS(PAD_KEY_ROW1__GPIO4_IO09 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
|
|
|
|
|
|
+ IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
|
|
/* DIOI2C_DIS# */
|
|
/* DIOI2C_DIS# */
|
|
IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG),
|
|
IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG),
|
|
/* PCI_RST# */
|
|
/* PCI_RST# */
|
|
IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
|
|
IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
|
|
/* VID_EN */
|
|
/* VID_EN */
|
|
IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
|
|
IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
|
|
|
|
+ /* RS485_EN */
|
|
|
|
+ IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG),
|
|
/* PCIESKT_WDIS# */
|
|
/* PCIESKT_WDIS# */
|
|
IOMUX_PADS(PAD_DISP0_DAT23__GPIO5_IO17 | DIO_PAD_CFG),
|
|
IOMUX_PADS(PAD_DISP0_DAT23__GPIO5_IO17 | DIO_PAD_CFG),
|
|
};
|
|
};
|
|
|
|
|
|
static iomux_v3_cfg_t const gw551x_gpio_pads[] = {
|
|
static iomux_v3_cfg_t const gw551x_gpio_pads[] = {
|
|
|
|
+ /* CAN_STBY */
|
|
|
|
+ IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
|
|
/* PANLED# */
|
|
/* PANLED# */
|
|
IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
|
|
IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
|
|
/* PCI_RST# */
|
|
/* PCI_RST# */
|
|
@@ -266,6 +283,10 @@ static iomux_v3_cfg_t const gw551x_gpio_pads[] = {
|
|
};
|
|
};
|
|
|
|
|
|
static iomux_v3_cfg_t const gw552x_gpio_pads[] = {
|
|
static iomux_v3_cfg_t const gw552x_gpio_pads[] = {
|
|
|
|
+ /* USBOTG_SEL */
|
|
|
|
+ IOMUX_PADS(PAD_GPIO_7__GPIO1_IO07 | DIO_PAD_CFG),
|
|
|
|
+ /* USB_HUBRST# */
|
|
|
|
+ IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
|
|
/* PANLEDG# */
|
|
/* PANLEDG# */
|
|
IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
|
|
IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
|
|
/* PANLEDR# */
|
|
/* PANLEDR# */
|
|
@@ -521,12 +542,6 @@ struct ventana gpio_cfg[GW_UNKNOWN] = {
|
|
.gpio_pads = gw551x_gpio_pads,
|
|
.gpio_pads = gw551x_gpio_pads,
|
|
.num_pads = ARRAY_SIZE(gw551x_gpio_pads)/2,
|
|
.num_pads = ARRAY_SIZE(gw551x_gpio_pads)/2,
|
|
.dio_cfg = {
|
|
.dio_cfg = {
|
|
- {
|
|
|
|
- { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
|
|
|
|
- IMX_GPIO_NR(1, 16),
|
|
|
|
- { 0, 0 },
|
|
|
|
- 0
|
|
|
|
- },
|
|
|
|
{
|
|
{
|
|
{ IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
|
|
{ IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
|
|
IMX_GPIO_NR(1, 19),
|
|
IMX_GPIO_NR(1, 19),
|
|
@@ -539,12 +554,6 @@ struct ventana gpio_cfg[GW_UNKNOWN] = {
|
|
{ IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
|
|
{ IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
|
|
3
|
|
3
|
|
},
|
|
},
|
|
- {
|
|
|
|
- { IOMUX_PADS(PAD_SD1_CMD__GPIO1_IO18) },
|
|
|
|
- IMX_GPIO_NR(1, 18),
|
|
|
|
- { IOMUX_PADS(PAD_SD1_CMD__PWM4_OUT) },
|
|
|
|
- 4
|
|
|
|
- },
|
|
|
|
},
|
|
},
|
|
.num_gpios = 2,
|
|
.num_gpios = 2,
|
|
.leds = {
|
|
.leds = {
|
|
@@ -559,6 +568,12 @@ struct ventana gpio_cfg[GW_UNKNOWN] = {
|
|
.gpio_pads = gw552x_gpio_pads,
|
|
.gpio_pads = gw552x_gpio_pads,
|
|
.num_pads = ARRAY_SIZE(gw552x_gpio_pads)/2,
|
|
.num_pads = ARRAY_SIZE(gw552x_gpio_pads)/2,
|
|
.dio_cfg = {
|
|
.dio_cfg = {
|
|
|
|
+ {
|
|
|
|
+ { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
|
|
|
|
+ IMX_GPIO_NR(1, 16),
|
|
|
|
+ { 0, 0 },
|
|
|
|
+ 0
|
|
|
|
+ },
|
|
{
|
|
{
|
|
{ IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
|
|
{ IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
|
|
IMX_GPIO_NR(1, 19),
|
|
IMX_GPIO_NR(1, 19),
|
|
@@ -571,6 +586,12 @@ struct ventana gpio_cfg[GW_UNKNOWN] = {
|
|
{ IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
|
|
{ IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
|
|
3
|
|
3
|
|
},
|
|
},
|
|
|
|
+ {
|
|
|
|
+ {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
|
|
|
|
+ IMX_GPIO_NR(1, 20),
|
|
|
|
+ { 0, 0 },
|
|
|
|
+ 0
|
|
|
|
+ },
|
|
},
|
|
},
|
|
.num_gpios = 4,
|
|
.num_gpios = 4,
|
|
.leds = {
|
|
.leds = {
|
|
@@ -579,6 +600,7 @@ struct ventana gpio_cfg[GW_UNKNOWN] = {
|
|
IMX_GPIO_NR(4, 15),
|
|
IMX_GPIO_NR(4, 15),
|
|
},
|
|
},
|
|
.pcie_rst = IMX_GPIO_NR(1, 29),
|
|
.pcie_rst = IMX_GPIO_NR(1, 29),
|
|
|
|
+ .usb_sel = IMX_GPIO_NR(1, 7),
|
|
.wdis = IMX_GPIO_NR(7, 12),
|
|
.wdis = IMX_GPIO_NR(7, 12),
|
|
},
|
|
},
|
|
};
|
|
};
|
|
@@ -712,7 +734,7 @@ void setup_board_gpio(int board, struct ventana_board_info *info)
|
|
* Configure DIO pinmux/padctl registers
|
|
* Configure DIO pinmux/padctl registers
|
|
* see IMX6DQRM/IMX6SDLRM IOMUXC_SW_PAD_CTL_PAD_* register definitions
|
|
* see IMX6DQRM/IMX6SDLRM IOMUXC_SW_PAD_CTL_PAD_* register definitions
|
|
*/
|
|
*/
|
|
- for (i = 0; i < 4; i++) {
|
|
|
|
|
|
+ for (i = 0; i < gpio_cfg[board].num_gpios; i++) {
|
|
struct dio_cfg *cfg = &gpio_cfg[board].dio_cfg[i];
|
|
struct dio_cfg *cfg = &gpio_cfg[board].dio_cfg[i];
|
|
iomux_v3_cfg_t ctrl = DIO_PAD_CFG;
|
|
iomux_v3_cfg_t ctrl = DIO_PAD_CFG;
|
|
unsigned cputype = is_cpu_type(MXC_CPU_MX6Q) ? 0 : 1;
|
|
unsigned cputype = is_cpu_type(MXC_CPU_MX6Q) ? 0 : 1;
|