|
@@ -19,6 +19,7 @@
|
|
#define DBSC3_1_BASE 0xE67A0000
|
|
#define DBSC3_1_BASE 0xE67A0000
|
|
#define TMU_BASE 0xE61E0000
|
|
#define TMU_BASE 0xE61E0000
|
|
#define GPIO5_BASE 0xE6055000
|
|
#define GPIO5_BASE 0xE6055000
|
|
|
|
+#define SH_QSPI_BASE 0xE6B10000
|
|
|
|
|
|
#define S3C_BASE 0xE6784000
|
|
#define S3C_BASE 0xE6784000
|
|
#define S3C_INT_BASE 0xE6784A00
|
|
#define S3C_INT_BASE 0xE6784A00
|