PCI is the de facto interconnect bus in an x86 system. Signed-off-by: Bin Meng <bmeng.cn@gmail.com> Reviewed-by: Andy Shevchenko <andy.shevchenko@gmail.com> Reviewed-by: Simon Glass <sjg@chromium.org>
@@ -93,6 +93,8 @@ config X86
select DM_KEYBOARD
select DM_SERIAL
select DM_GPIO
+ select PCI
+ select DM_PCI
select DM_SPI
select DM_SPI_FLASH
select TIMER
@@ -58,7 +58,6 @@ CONFIG_SPI_FLASH_MACRONIX=y
CONFIG_SPI_FLASH_WINBOND=y
CONFIG_DM_ETH=y
CONFIG_E1000=y
-CONFIG_DM_PCI=y
CONFIG_DM_RTC=y
CONFIG_SYS_NS16550=y
CONFIG_ICH_SPI=y
@@ -70,7 +70,6 @@ CONFIG_SPI_FLASH=y
CONFIG_SPI_FLASH_GIGADEVICE=y
CONFIG_SPI_FLASH_MACRONIX=y
CONFIG_DEBUG_UART_BASE=0x3f8
CONFIG_DEBUG_UART_CLOCK=1843200
@@ -53,7 +53,6 @@ CONFIG_SPI_FLASH=y
@@ -50,7 +50,6 @@ CONFIG_SPI_FLASH=y
@@ -48,7 +48,6 @@ CONFIG_SPI_FLASH_MACRONIX=y
CONFIG_RTL8169=y
@@ -61,7 +61,6 @@ CONFIG_SPI_FLASH_STMICRO=y
@@ -60,7 +60,6 @@ CONFIG_SPI_FLASH_STMICRO=y
@@ -40,7 +40,6 @@ CONFIG_SPI_FLASH_MACRONIX=y
CONFIG_TPM_TIS_LPC=y
@@ -33,7 +33,6 @@ CONFIG_SYSCON=y
CONFIG_SCSI=y
CONFIG_SPI_FLASH=y
@@ -50,7 +50,6 @@ CONFIG_SPI_FLASH_WINBOND=y
CONFIG_PCH_GBE=y
@@ -58,7 +58,6 @@ CONFIG_SPI_FLASH_STMICRO=y
@@ -35,7 +35,6 @@ CONFIG_DM_MMC=y
CONFIG_MMC_SDHCI=y
CONFIG_MMC_SDHCI_SDMA=y
CONFIG_MMC_SDHCI_TANGIER=y
CONFIG_DM_PCI_COMPAT=y
CONFIG_INTEL_MID_SERIAL=y
@@ -32,7 +32,6 @@ CONFIG_ISO_PARTITION=y
CONFIG_EFI_PARTITION=y
CONFIG_OF_CONTROL=y
CONFIG_OF_EMBED=y
CONFIG_DEBUG_EFI_CONSOLE=y
CONFIG_DEBUG_UART_BASE=0
CONFIG_DEBUG_UART_CLOCK=0
@@ -52,7 +52,6 @@ CONFIG_SPI_FLASH_MACRONIX=y
CONFIG_ETH_DESIGNWARE=y
@@ -65,7 +65,6 @@ CONFIG_SPI_FLASH_MACRONIX=y
@@ -45,7 +45,6 @@ CONFIG_SPI_FLASH_MACRONIX=y
CONFIG_DM_USB=y
@@ -42,7 +42,6 @@ CONFIG_SPI_FLASH_MACRONIX=y
@@ -43,7 +43,6 @@ CONFIG_SPI_FLASH_MACRONIX=y
@@ -52,7 +52,6 @@ CONFIG_SPI_FLASH_STMICRO=y
@@ -59,7 +59,6 @@ CONFIG_SPI_FLASH_STMICRO=y
@@ -1,6 +1,6 @@
menuconfig PCI
bool "PCI support"
- default y if PPC || X86
+ default y if PPC
help
Enable support for PCI (Peripheral Interconnect Bus), a type of bus
used on some devices to allow the CPU to communicate with its